![]()
7.1 Asynchronous (=ripple) counters clock와 동기화되어 변경되지 않아 구현이 간단하다. Mod 2^N Counter : n개의 FF 를 이용하면 mod counter를 만들 수 있다. - 비동기적 카운터이기 때문에 Clock과 동기화되어 변경되지 않음 7.2 ripple counter각 비트가 앞 비트의 출력에 의존하는 방식으로 작동한다. 즉, 한 비트의 상태 변화가 다음 비트로 전파되는 방식이다. 각각의 플립플롭은 고유의 전파지연시간 (tpd) 가 있어서 출력 펄스가 인가되더라도 출력이 바로 나오지 않고 tpd만큼의 시간이 경과된 이후에 나오게 된다. Q. ripple counter 가 제대로 작동하지 않는 경우는 ?전파지연시간이 클럭주기에 비해 매우 작으면 2진카..
![]()
5.8 Clocked D Flip-Flop: 제어입력이 한 개 존재(D) 하고 출력 Q가 clock transition 에 맞추어 입력 D의 값으로 변함- JK FF의 K입력(RESET/CLEAR)에 inverter를 설치해서 구현한다. (SR을 이용해도 동일한 방식으로 만들 수 있다 R) 5.9 Clocked T Flip-Flop : 입력 T=1일 때 출력 Q를 toggle 시킴 . T=0 일 때 출력은 변화 없다. (출력의 초기값이 필요할듯?)- JK FF 에서 J와 K 모두 11인 경우 와 같음 - 제어입력 2개에 T를 인가해서 구현한다. 5.10 Asynchronous inputs 몇몇 FF는 clock에 비동기화된 제어입력을 갖고 있다. power on/off 시 초기화값 정해주는 기능 ..
![]()
5.5 Clock signals and clocked Flip-Flops디지털 시스템은 동기적 or 비동기적으로 동작 가능 동기적 - 출력을 특정 시간에만 ! clock과 동기화되어 바뀔 수 있음 비동기적 - 출력은 입력이 바뀌면 언제든지 상태가 변할 수 있음 ( set, reset 이 입→출력에 영향을 줌) Clock 신호 - 직사각형 pulse train PGT : clock pulse 가 0 → 1 positive edge/transitionNGT : clock pulse 가 1 → 0 negative edge/transtition Clock flip-flop (ff) 메모리 소자이며," clock 입력에 transition 이 일어났을 때" 제어입력 control inputs 에 따라 상..
5. 1 NAND Gate Lanch lanch : 메모리 소자 (이기 때문에 SET OR RESET이 0이 아닌 한 출려긍ㄹ 변경하지 않고 마지막상태를 기억한다)- 2개의 NAND or 2개의 NOR로 구성 가능! 입력 : active low set & resetset : Q의 이전값이 0이었으면 1로 변경 reset : Q의 이전값이 1이었으면 1로 유지.. HOLD!!! 출력 : Q 와 Q' Setting the Latch (FF) 입력 SET에 0의 펄스 인가 시 Q가 0이었으면 ? 1로 Q가 1이었으면? 1로 → Q는 모두 HIGH 가 됨 입력 RESET에 0의 펄스 인가 시 Q가 0이었으면? 0으로Q가 1이었으면? 0으로 → Q는 모두 LOW가 됨 Set과 Reset이 0으로 펄..
If-else 및 case 사용법 // 2to1 mux if 문 구현방법 //always@(*) 문에 포함한다module mux2to1 (s, d0, d1, z); input s, d0, d1; output z; reg z; //always 문에서 배정되는 값은 wire가 아니라 reg type을 사용할 것 ! always @(*) begin // sensitivity list @(s,d0,d1) 과 동일하지만 @(*)를 쓰자 if( s==0) begin // begin-end는 c의 중괄호와 비슷하며, c와 마찬가리고 한 개 명령이면 생략가능 z=d0; end else begin z=d1; ..
대소문자를 구별한다. 신호 정의 시 키워드 wire 이용 (일반적으로 1bit)숫자표현법 : 비트 단위길이 ' + 진법 + 값 모듈 : 어떤기능을 수행하는 회로의 집합 범위 : 키워드 module로 시작, endmodule 로 끝남 모듈 내 다른 모듈 정의 불가모듈 이름 : 알파벳, 언더 바로 시작 가능하지만 숫자나 기호로 시작은 불가능 입출력 신호 : input , output ‣ 표현방법 1 : 모듈 이름 뒤 가로 안에 이름과 키워드를 나열한다. ‣ 표현방법 2 : 가로 안에 이름만 나열하고, 모듈 안에 키워드, 이름을 선언 Q. 여러비트로 표현된 신호라면?표현방법 : [ : ] ex) 4비트 신호 foo : wire [3:0] foo; 8b 신호 bar : reg [7:0] bar; left i..
